هدف: بررسی میزان نقض حق نشر ناشران توسط اعضای ریسرچ گیت در خودآرشیوی متن کامل مقاله ها.روش شناسی: طی یک نمونه گیری تصادفی دومرحله ای، یک نمونه 500 تایی از مقاله های انگلیسی زبان تمام متن مجله ها که در ریسرچ گیت موجود بود، انتخاب و اطلاعات آنها و نویسندگانشان از ریسرچ گیت گردآوری شد. سپس نقض حق نشر با توجه به سیاست ذکرشده ناشر مجله در سایت مجله یا سایت شرپا/ رومئو بررسی شد.یافته ها: 64 مقاله (13.4%) پیش از چاپ (پیش از داوری)، 26 مقاله (5.2%) پس از چاپ (پس از داوری)، و 407 مقاله (81.2%)، فایل نهایی ناشر بودند. یافته اصلی این بود که 40.2 درصد مقاله های تمام متن برخلاف سیاست حق نشر ناشر و با نقض توافقنامه آنها در ریسرچ گیت بارگذاری شده اند. درمجموع، حوزه علوم اجتماعی مقاله کمتری نسبت به سایر علوم داشت، اما تعداد موارد نقض حق نشر در علوم اجتماعی بیش از سایر حوزه ها بود.نتیجه گیری: مشکل عمده نقض حق نشر مربوط به مواردی است که نویسندگان از فایل نهایی ناشر برای خودآرشیوی استفاده می کنند. نظر به اینکه دو پنجم مقاله های تمام متن ریسرچ گیت حق نشر را نقض کرده اند، لازم است این سایت برای رصد نقض حق نشر سازوکاری در نظر بگیرد.

لطفا برای مشاهده متن کامل این مقاله اینجا را کلیک کنید.

به طورمعمول برای تولید مدارات مجتمع از جانشانی دوبعدی استفاده می شود. جانشانی دوبعدی به دلیل استفاده زیاد از ارتباطات تلفات بالایی دارد همچنین تراکم المان ها در آن کم است. در این مقاله الگوریتم های، جانشانی سه بعدی با استفاده از ترتیب استفاده شده درجانشانی دوبعدی، آنالیز جانشانی سه بعدی با mPL و جانشانی سه بعدی به صورت هم زمان باجانشانی دوبعدی با mPL ازلحاظ ساختار و عملکردی بررسی شده و برای ارزیابی آن ها، عنصر پردازش پروانه ای (PE) و یک بلوک رمزگذاری پیشرفته استاندارد (AES) و یک دیکودر چند ورودی چند خروجی بی سیم (MIMO) با روش های مذکور پیاده سازی شده است. در این مقاله جانشانی سه بعدی برای مسیریابی کامل انجام می شود و بعد باجانشانی دوبعدی ازلحاظ کارایی و مصرف توان مقایسه می شوند. استفاده از این روش ها به ما نشان می دهد در اتصالات در الگوریتم جانشانی، به طور متوسط، بیشینه کلاک و سرعت بلوک رمزگذاری AES را 3/15% و بیشینه کلاک و سرعت بلوک ماژول PE را 6/22% و همچنین بیشینه کلاک و سرعت ماژول MIMO را 1/17% بهبود می بخشد، و نیز به کارگیری این روش ها متوسط کاهش توان مصرفی 6/2% را برای ماژولAES و متوسط کاهش توان 9/12% را برای ماژول PE و همچنین متوسط کاهش توان مصرفی برای ماژول MIMO 1/5% به دنبال دارد.

در ترانزیستورهای اثر میدان بدون پیوند سیلیکون بر روی عایق (SOI-JLFET)، آلایش سورس-کانال-درین از یک سطح و یک نوع است. بنابراین فرایند ساخت آنها نسبت به ترانزیستورهای اثر میدان مد وارونگی سیلیکون بر روی عایق آسان تر است. با این حال، شیب زیرآستانه (SS) زیاد و جریان نشتی بالا در SOI-JLFET، عملکرد آن را برای کاربردهای سرعت بالا و توان پایین با مشکل مواجه کرده است. در این مقاله برای اولین بار استفاده از گیت کمکی در ناحیه درین SOI-JLFET برای بهبود SS و کاهش جریان نشتی پیشنهاد شده است. ساختار پیشنهادشده "SOI-JLFET Aug" نامیده می شود. انتخاب بهینه برای تابع کار گیت کمکی و طول آن، سبب بهبود هر دو پارامتر شیب زیرآستانه و نسبت جریان روشنی به جریان خاموشی نسبت به ساختار اصلی، Regular SOI-JLFET شده است. نتایج شبیه سازی نشان می دهد ساختار SOI-JLFET Aug با طول کانال nm 20، mV/dec 71 ~ SS و نسبت 1013 ~ ION/IOFF دارد. SS و نسبت ION/IOFF ساختار SOI-JLFET Aug نسبت به ساختار Regular SOI-JLFET با ابعاد مشابه، به ترتیب 14% و سه دهه بزرگی بهبود یافته اند. افزاره SOI-JLFET Aug می تواند کاندید مناسبی برای کاربردهای دیجیتال باشد.